Παρουσίαση/Προβολή

(ICSD321-7050) -  Μανόλης Καλλίγερος

Περιγραφή Μαθήματος

Ολοκληρωμένα κυκλώματα ειδικού σκοπού (ASIC) και προγραμματιζόμενα ολοκληρωμένα (PLA, PLD, FPGA), Γλώσσες Περιγραφής Υλικού (HDLs): Verilog και VHDL. Εισαγωγή στη γλώσσα Verilog, σχεδίαση ψηφιακών συστημάτων με τη Verilog, συντακτικό της Verilog, modules και ports, μοντελοποίηση δομής (structural), μοντελοποίηση συμπεριφοράς (behavioral), μοντελοποίηση dataflow, tasks και functions. Μηχανές Πεπερασμένων Καταστάσεων (Mealy και Moore), Verilog για σύνθεση, σχεδίαση ψηφιακών ακολουθιακών μονάδων. Καθυστερήσεις στη Verilog, εργαλεία CAD (Computer Aided Design), λογική εξομοίωση και χρονική επαλήθευση. Μνήμες τυχαίας προσπέλασης και επικοινωνία με μνήμες. Προτυποποίηση σχεδιασμού.

Ημερομηνία δημιουργίας

Τρίτη 6 Οκτωβρίου 2015